March 14th, 2015

Модель SRAM с таймингами

Originally published at 32 bit.me. You can comment here or there.

Представляю вашему вниманию модель микросхемы памяти IS61WV102416 на verilog с учетом задержек.Модель предназначена для построения тестов устройств, содержащих SRAM. Модель не синтезируема.


wave1


is61wv102416bll-10tl-102416-tssop48


Микросхема IS61WV102416 является асинхронной быстродействующей статической памятью объемом 16М и организацией 1М х 16. Имеются варианты с временем доступа 8, 10 и 20нс. В данной модели установлены тайминги для варианта 10нс.


Read the rest of this entry »