32bit_me (32bit_me) wrote,
32bit_me
32bit_me

Category:

Перевод на хабр

Перевод на хабр: Генерация и тестирование ядра RISC-V

В статье (первой из большого цикла) описывается процедура генерации и тестирования ядра RISC-V для его запуска на FPGA Zynq. Даётся много ссылок на полезные материалы и исходники.



продолжение будет
Tags: fpga, risc-v, verilog, хабр
Subscribe

  • Прекрасное под катом

    Людям со слабой психикой под кат не заглядывать! Описание: Книга даёт ответы на главные вопросы науки и человечества, описывает неизвестное…

  • Вселенная-25

    Практически каждый раз, когда начинаются разглагольствования об "обществе потребления", всплывает так называемый "эксперимент Вселенная 25". Если…

  • О групповых проектах

  • Post a new comment

    Error

    Anonymous comments are disabled in this journal

    default userpic

    Your reply will be screened

    Your IP address will be recorded 

  • 0 comments