32bit_me (32bit_me) wrote,
32bit_me
32bit_me

Category:

Двухпортовая память в Xilinx

Простой модуль, содержащий двухпортовую память, синтезируется в Vivado так:



Синтез проводился для микросхемы XC7A35TFTG256-1 (семейство Artix-7).

Однако, я не знаю, как сделать в Vivado анализ максимальной частоты. Можно задавать период тактовой частоты в costraints-файле, и делать анализ, и тогда он сообщает, удовлетворяет ли проект заданной частоте или нет. Но Quartus II и Quartus Prime выдают сразу максимальную рабочую частоту, здесь такого нет.

Тем не менее, путём подбора частоты удалось получить значение 2.944 ns, что соответствует 340 МГц. Я думал, будет хотя бы 400 МГц, но это всё равно гораздо больше, чем у Cyclone 10.

Память имеет размер 1K x 32. Всего модуль утилизирует 2 BRAM Tile из 50.
Tags: fpga, verilog
Subscribe

  • Post a new comment

    Error

    Anonymous comments are disabled in this journal

    default userpic

    Your reply will be screened

    Your IP address will be recorded 

  • 4 comments